［本站(zhàn)訊］近日，信息科學與工程學院陳傑智教授課題組在存儲器(qì)領域的最新(xīn)研究成果"First Demonstration of BEOL-Compatible 3D Vertical FeNOR"與"Unveiling Cryogenic Performance (4 to 300 K) towards Ultra-thin Ferroelectric HZO: Novel Kinetic Barrier Engineering and Underlying Mechanism"被集成電路(lù)技術領域國際頂級會議VLSI Symposium 2024接收。該研究工作(zuò)由山東大學、新(xīn)加坡國立大學等單位共同合作(zuò)完成，山東大學2017級微納實驗班畢業生(shēng)、2021級直博生(shēng)馮揚與山東大學2017級微納實驗班畢業生(shēng)、新(xīn)加坡國立大學2021級博士生(shēng)張棟爲兩篇文章的共同第一(yī)作(zuò)者，山東大學陳傑智教授、武繼璇研究員、與新(xīn)加坡國立大學龔蕭教授爲共同通訊作(zuò)者。

超大規模集成電路(lù)發展到後摩爾時代後湧現出了(le)諸多新(xīn)型材料和新(xīn)型器(qì)件，其中铪基鐵電材料憑借其良好(hǎo)(hǎo)的微縮化(huà)特性以及與CMOS工藝相兼容的特點被廣泛應用于存儲芯片和計算(suàn)芯片，是學術界和産業界共同關心的研究熱點。兩篇研究論文針對新(xīn)型铪基鐵電存儲器(qì)的三維集成工藝以及低(dī)功耗超薄鐵電存儲等關鍵難點，在關鍵機理(lǐ)理(lǐ)論研究和三維陣列制備上(shàng)取得了(le)重要突破。

人(rén)工智能(néng)時代對計算(suàn)機算(suàn)力提出了(le)更高的要求，基于非易失存儲器(qì)的存算(suàn)一(yī)體技術已經成爲滿足不斷增長的計算(suàn)需求的關鍵策略。然而，傳統的閃存存儲器(qì)存在諸如(rú)高操作(zuò)電壓、相對低(dī)的耐久性和較慢(màn)的編程/擦除速度等缺點。相比之下(xià)，铪基鐵電晶體管存儲器(qì)具有低(dī)操作(zuò)電壓、高耐久性和快(kuài)速編程/擦除速度，在嵌入式存儲、大容量存儲、存算(suàn)一(yī)體技術中均有着巨大應用潛力。該工作(zuò)在國際上(shàng)首次提出了(le)Side-Fin單元的結構設計，并制備了(le)三維垂直架構下(xià)的NOR型鐵電晶體管存儲器(qì)，其開關比、編程擦寫速度、編程擦寫電壓等關鍵指标均達到國際先進水平。

超薄鐵電存儲器(qì)對于進一(yī)步降低(dī)存儲器(qì)功耗和增加集成度有重要意義，但(dàn)随之而來的是厚度縮減導緻的性能(néng)下(xià)降，這極大地限制了(le)超薄鐵電存儲器(qì)的集成應用。針對該問題，課題組結合材料計算(suàn)、器(qì)件制備、電學測試，對3nm超薄铪基鐵電存儲器(qì)的關鍵機理(lǐ)進行了(le)全面深入的研究，在國際上(shàng)首次提出了(le)變溫相變實現勢壘調控的新(xīn)技術。該技術爲超薄铪基鐵電存儲器(qì)機理(lǐ)研究提供了(le)重要實驗數據，爲發展超低(dī)功耗超大規模存儲芯片提供了(le)關鍵技術支撐。

以上(shàng)研究工作(zuò)得到了(le)科技部重點研發計劃項目，國家基金(jīn)委重點項目、重大研究計劃項目以及山東大學齊魯青年學者等科研項目的資助。

VLSI Symposium（超大規模集成電路(lù)國際研討(tǎo)會）與IEDM（國際電子(zǐ)器(qì)件會議）是集成電路(lù)微電子(zǐ)器(qì)件與工藝領域中最具權威性、影響力最高的兩個國際頂級會議，也(yě)是世界半導體産業界各知名企業和學術機構報告其最新(xīn)研究成果和技術突破的主要窗口和平台。每年Intel、IBM、Samsung、IMEC和TSMC等國際知名半導體公司以及世界知名高校(xiào)都在VLSI和IEDM會議上(shàng)發布各自最新(xīn)研究進展。